1.模型开发：使用 C++/SystemC 构建 CPU（乱序执行/存储层次）或 NPU 的周期精确（Cycle-level）性能模型。

2.架构探索：定量分析分支预测、Cache 策略、总线协议等特性，支撑架构选型与 PPA 权衡。

3.性能分析：运行 SPEC CPU、MLPerf 等 Benchmark，定位瓶颈并提出微架构优化方案。

4.软硬协同：配合 RTL 团队，通过 SystemVerilog 验证模型与硬件实现的一致性。

1.架构功底：熟悉现代高性能 CPU 架构（OoO、流水线、一致性协议）或 AI 加速器原理。

2.专业方向：计算机科学，电子工程，电子信息技术，通信相关专业优先。

3.编程能力：精通 C++（面向对象/模板）和 Python（数据分析/自动化）。

4.硬件基础：了解数字电路设计，能读懂 SystemVerilog/Verilog。

加分项：有 Gem5 经验、性能调优经验或电路级功耗分析背景。

【素质要求】

1.极强的逻辑分析与学习能力，对底层技术有钻研热情。

2.善于使用AI工具，上手能力强。